> **靜態電路審查與配置提案 · 原始拓撲尚須修正 · 未執行 foundry DRC / LVS / PEX**

NC-assisted RA：電路拆分與 6nm Placement Review

日期：2026-09-21

版本：來源補註版；本次補充來源、適用範圍及推導出處。

依據：`AnalogAgent_NC_ResAmp_6nm_GAA_fixed_v6.netlist`，1048 行、18 個 `.SUBCKT`。

狀態：**前置電路審查＋配置提案；不是已驗證 layout、可投片 netlist 或 signoff 結果。**

1. 結論與使用方法

本檔實際包含 coarse SAR、殘差放大器、fine SAR、regulator 與輸出暫存器，範圍超過單一 RA。建議保留 18 個子電路供追蹤，實體上按 9 個 placement group 工作；CDAC、CF、NC 與 OTA 不應因分檔而被拉開。


目前不能直接進入正式 placement：fine-stage 呼叫有兩個確定的 pin-count 錯誤；跨階層控制與取樣節點未接通；CDAC、DFF、NC 等核心功能也有可從連線直接指出的問題。即使 layout 與錯誤 schematic 一致而通過 LVS，也不代表 ADC 可工作。

本包保留原始電路，拆分沒有改動任何元件、接線或參數。`split/all_original.cdl` 是方便載入的 include 清單；原有錯誤亦保留，**不是修正版**。若工具不接受相對 include 或 auCdl 的 `/` 語法，請依 importer 設定載入各檔。原檔沒有模型定義、PDK include、testbench 或模擬結果。

2. 實體拆分：建議 9 個群組

路徑均以 `NC_RA_TOP_10b_500MS` 為根；表中省略根名稱。面積與座標須在 PCell、金屬堆疊與電容密度確定後估算。

群組	原始 instance / 元件	配置與邊界	優先控制
G0 電源 / 參考	`XI_fvf` 、 `XI_bgen` ；外部 `REFP/REFN/VCM`	regulator 靠電源入口；pass device 與主要 decap 相鄰；bias 放安靜側	電源 IR/EM、參考回流、regulator 穩定度；bias 的用途須先修正
G1 輸入取樣	`XI_ncra/XI_bsp` 、 `XI_bsn`	放在 VIN 邊界與 coarse array 之間；fly cap 靠對應 gate driver	差動匹配、boosted node 長度、電壓可靠度
G2 coarse CDAC	`XI_ncra/XI_cdac`	P/N 陣列共用對稱軸；top plate 朝 RA 核心，bottom switch 朝數位側	電容比、VG 負載、reference kickback；須重建逐位電容
G3 RA 核心	`XI_ncra/XI_ota` 、 `XI_cf` 、 `XI_nc`	視為同一緊密 macro；CF 靠 OTA，NC 支路貼近 VG	VG RC、CF 比值、NC 穩定性、P/N 對稱；NC 拓撲待修正
G4 coarse comparator	`XI_ccomp`	輸入朝 G2/G3 邊緣，輸出朝 G7；只留短而對稱的 VG 支線	kickback、offset、輸入寄生；輸入與再生級需重驗
G5 fine 取樣 / CDAC	`XI_ncra/MM_ofp/ofn` 、 `XI_fcdac`	取樣開關靠 fine array 入口；與 RA 輸出鄰接	先明確由哪一級負責 sample/hold；避免重複串聯開關與未接端點
G6 fine comparator	`XI_fcomp`	貼 fine top plates，數位輸出朝 G7	offset、kickback、比較器時鐘回流
G7 SAR / 時序	`XI_csar` 、 `XI_fsar` ；待補的 phase/control	放類比區外側；bit drivers 朝 bottom switches；時鐘沿外圍走	先修復 DFF 與非資料相依的 sequencer；0.9/0.78 V 介面
G8 輸出暫存 / 介面	`XI_reg9…0` 、 `XI_reg_ov` 、 `XI_cbuf9/0`	放輸出端邊界，遠離 VG、VCM、VIN	pipeline 對齊、OV 定義、負載隔離、輸出切換回流



圖的邊界表示相鄰關係與敏感度，不代表微米座標、隔離距離或面積比例。實際 30 pF decap 可能主導面積，須用目標 PDK 的 C/area 計算；不可由圖中方塊大小推算。

3. 必須先處理的問題：依原檔連線而非註解判斷

優先級：P0＝正式 layout 前必須解除；P1＝PDK 映射 / 功能確認前不得定案；P2＝佈局後迭代。

ID	優先級	原檔證據	影響與建議
E01	P0	L1005 `XI_fcdac` 傳 15 個 net；L481 `CDAC_5b_6N` 定義 14 pins	6-bit 呼叫 5-bit cell。應建立經驗證的 6-bit CDAC 或明確改架構；不能只忽略多出的 pin。CU2 並未實際套入，cell 仍寫死 268 fF。
E02	P0	L1010 `XI_fsar` 傳 12 個 net；L855 `SAR_ASYNC_6N` 定義 11 pins	fine SAR 的第六個 bit 無合法介面。需 6-bit sequencer、明確 pin order 與 EOC。
E03	P0	L758–761 RA core 介面沒有 B[4:0]、VG_P/N、VOUT_FSP/N	top 的 `net_b*` 不會因同名而接到 core 內 `net_b*`；top `XI_ccomp` 的 VG 亦未接 core。`MM_ofp/ofn` 的 FSP/FSN 沒有輸出，fine CDAC 接的是 `net_outp/n`。先修 hierarchy ports 或重組階層。

ID	優先級	原檔證據	影響與建議
E04	P0	top `net_phi_cse/net_phi_fse` 只接 comparator/SAR 輸入；沒有 phase generator 或輸入 port	轉換時鐘無驅動。提供完整 phase/control 與起始 / reset 協定，驗證 2 ns/sample 的 pipeline 排程。
E05	P0	L484–490 只有兩個 268 fF 對地電容與兩個 130 fF； `CDAC_SW_6N` 無電容	M_TG=16/8/4/2/1 只改 MOS multiplicity，不產生二進位 charge weighting。各 bit switch 共接 VG，還可能同時把 VG 拉到不同 references。需逐 bit 的 capacitor＋bottom-plate switch。
E06	P0	L443–451 sample NMOS 與 PMOS gate 同為 `SAMPLE`	不是互補 transmission gate；SAMPLE=0 時 PMOS 可導通，無法靠此控制確保 sampling path 斷開。PMOS 應有經確認的互補控制與 non-overlap。
E07	P0	L525/528 將 dummy cell 一側 `VOUT` 接 VSS，但該 cell 內仍有 switches	「未使用側」仍是活動電路，特定狀態可把 VIN 或 REFP 拉向 VSS。功能性終端電容和物理 edge dummy 必須分開；不要把雙邊 active cell 的一端接地當作刪除。
E08	P0	L383 inverter 輸出為孤立的 `net_m_fb` ；L388 TG 連 `net_s` 與 `net_sb`	master keeper 沒接回 storage node；slave hold 時 TG 跨 inverter 的輸入 / 輸出。先換成經驗證的 latch/DFF 或重建回授，測 setup/hold、雙相重疊與 retention。
E09	P0	`DYN_NC` 為兩個同側 inverter，L572/573 電容由各側 output 回同側 VG	依小訊號 `Ceff=C(1−A)` ，A≈−1 時是 +2C，並非負電容；檔內未見所稱 cross-coupling。應驗證完整 differential admittance，不能照註解把 295 fF 扣掉。
E10	P0	L577/578 PMOS reset gate= `net_phi_b` ，而 enable NMOS gate= `PHI_NC`	PHI_NC=1 時 reset PMOS 與 enable 同時導通；PHI_NC=0 時 reset PMOS 關閉，與註解相反。另 50k/50k divider 在 enable 時透過開關負載 VG，不能假定純電容 NC。
E11	P0	L932 `MM_ib net_ibias VBGR VSS VSS` ；實際 reference 名為 `net_vbgr`	VBGR 仍是未驅動 gate，net_ibias 無後續負載；Fix-22 的文字未落實。L929/930 的 `net_vfb` 也未回接控制節點；不能僅因名為 FVF 就假定穩壓與局部回授成立。
E12	P1	L659 OTA 的 `VBIAS` 只出現在 port；四顆 gm MOS gate 只有 VIP/VIN	bias generator 沒有控制 OTA 電流的路徑。RR_cm 僅接 output 到 VCM，沒有主動 CMFB actuator；若 VCM 是理想源，這是負載 / 鉗位，不是已證明有效的主動 CMFB。需重新確認工作點與共模控制。
E13	P0	SAR 下一級 clock 由前一 bit 的 QB 經 delay 產生；L896 `EOC=INV(net_b0b)`	clock edge 與資料值相關，無法保证每次都跑完；EOC 近似 B0，不是獨立 done。COMP_N 未使用，亦沒有 comparator-done handshake / reset。X4 cell 本身是兩級 buffer，不能由名稱推斷固定 70–80 ps。
E14	P1	L822–825 輸入 MOS 的 drain= `net_ip/in` 只接後級 gate，未見其 precharge / 上拉	不能據名稱認定是有效 StrongARM；這些內部 sensing nodes 缺少可辨識的正常預充與差動評估結構。先用已驗證比較器或 transient/DC 重驗。
E15	P1	L805/806 把 NMOS bulk 接會變動的 FSP/FSN	這不是通用 6nm 規則。需 PDK 明確支援該 body/well 結構、隔離與端點電壓；否則 ERC、junction current、LVS body mapping 都可能失敗。還要計入 well 寄生。
E16	P1	`L=6n` 、自行列 legal NFIN；模型 `PMOS_SLFin` 等無定義	製程節點名稱不等於合法 gate length，FinFET/GAA/SL-Fin 也不能直接混用。先建立 foundry-qualified device mapping；未證明可製造前不能鎖定 finger、pitch、body 或 metal 層。
E17	P1	L408 `M=2` 、L935 `M=4` 位於 `$` 註解之後	在本 auCdl/SPICE 的 `$` 行內註解解讀下，這些 M 不生效：fly cap 為 4 fF 而非 8 fF，bypass 為 500 fF 而非 2 pF。以目標 parser 的 elaborated netlist 核對全部參數。

ID	優先級	原檔證據	影響與建議
E18	P1	L1029 只把 `net_fb5` 註冊成 OV，D9…D0 只拼接輸出	OV 不是 coarse/fine agreement comparator 的結果；檔內沒有數位誤差校正。PHI_FS 同時抓 coarse/fine 結果是否屬同一 sample 尚未建立，須補 latency/DEC 規格。

同名 internal net 跨 `.SUBCKT` 預設不相連；原檔也沒有把這些控制 / 訊號 net 宣告為 `.GLOBAL`。不能用 GUI 上的相同 label 視覺印象取代 net connectivity。原始接線證據見 S1；階層語意可對照 ngspice 官方手冊 §2.6–2.7（S3）。

E17 的 `$` 處理採本次靜態檢查的行內註解假設；同手冊 §2.4.4（S3） 也明確列出 compatibility mode 的例外。這是語法交叉參考，不代表已用 ngspice 或你的 CDL importer 執行本檔。

4. 建議先凍結的階層介面

以下是**介面契約提案，不是可直接模擬的修正電路**。需先確認 fine 取樣架構，再決定是否保留 core 輸出開關。

介面	來源 / 去向	建議決策
`B4…B0`	coarse SAR → coarse CDAC	若 CDAC 保留在 core，新增 5 個顯式 pins
`VGP/VGN`	coarse CDAC / CF / NC / OTA → coarse comparator	export 成 pair；comparator 支線要短；實體仍放同一 analog island
`FSP/FSN`	core output switch → fine sampler/CDAC	若 core 承擔取樣就 export 並接 fine stage；若 fine cell 自帶完整取樣則移除重複級，先做功能比較
`PHI_CSE/PHI_FSE`	phase controller → comparator/SAR	補 controller 或顯式 top input；不得留下無驅動內部 net
`FB5…FB0`、`EOC_F`	6-bit sequencer ↔ fine CDAC / pipeline	建立真正 6-bit cells，明確 CU_FINE 與終端電容，對照逐位時序
`VCM_SENSE/VCM_REF`	OTA 共模偵測 / 參考	不混淆 reference port 與 sense node；若採主動 CMFB，補 actuator 與穩定性設計
`AGND/DGND` 路由分支	原檔皆為 `VSS`	可規劃不同回流路徑，不能擅自在 LVS source 中新增未定義的電氣地網；合流方式依 power/package 架構

5. Placement 實作細節

本節是依 S1 拓撲、敏感節點和匹配需求提出的工程建議，並非擷取某份 6nm PDK 規則或特定論文 layout。示意圖由本次分析繪製；common-centroid 圖的各群 unit 數量與一階幾何質心已用程式檢查，尚未驗證實體寄生或可製造性。

5.1 RA 核心：VG、CF、NC、OTA

- 首先放 OTA gm pair，再把 CF_P/N 貼到各側 feedback loop；coarse CDAC 的 top plate 出口朝 OTA gate。NC 支路留在同一區內，但必須等 E09/E10 修正後才設計實體 cell。
- VG 是敏感的 summing node，**不是可隨意大面積接地的電源 ground**。優先縮短 branch length、減少 layer changes，再在 RC/耦合結果支持下選低電阻金屬。不能直接照原註解強制用 M11、4 µm 或 0.5 Ω。
- VG P/N 的層序、via 組、shield 距離、CF landing、comparator 分支及 fill 環境一起匹配。相同線長不代表相同 RC；共同增加電容也會降低速度。
- NC capacitor/output 與其 inverter/enable device 靠近，避免在 active-feedback 支路引入額外 poles。不能只抽 VG-to-ground C，須保留 NC-output↔VG、P↔N、clock↔VG 的 coupling matrix。
- 兩個 CF 使用同一 PCell、相同 plate direction / 接腳定義；優先與 CS 使用同一電容家族建立 ratio matching。是否將 CF units 併入 CS array 要比較 local loop 長度與 gradient matching，不能只追求幾何質心。


5.2 OTA / comparator matching

- `MM_mp1/mp2` 是同型匹配對；`MM_mn1/mn2` 是另一同型匹配對。PMOS 與 NMOS 不互相做數值匹配；各自使用合法 unit device、相同 finger 數、接點及 dummy。
- 可採同向 unit cell 的 `A B B A / B A A B` 分割配置；這是幾何概念，需計入 source/drain strap 的 RC。優先同向擺放，避免用鏡射 / 旋轉造成 PDK 不允許的 orientation 或 LDE 差異。
- `NFIN=210` 不能直接當成 210 指。只有 PDK 定義每 unit 的 NFIN/NF/M 語意後，才能分段；例如 210=35×6 只是整數關係，不證明 35 個六-fin PCell 與原模型的端點寄生等效。
- comparator pair、precharge pair、regeneration pair 分別對稱；tail 靠中央對稱回流。Comparator input route 不和輸出 / clock 平行長跑。若為縮短 VG 而靠近 OTA，仍須保留合法隔離及 shield 空間。

- 隔離 well、tap、guard ring 使用 PDK 支援的實體結構；不能把成熟平面 CMOS 的環形規則直接照搬到 FinFET/GAA。

5.3 CDAC 電容陣列與開關

建議在修正後 coarse CDAC 使用相同 unit C 組成 16:8:4:2:1 加 1 個功能性 termination unit；32×8.375 fF=268 fF / 側是原檔的**設計意圖**，不是原連線已实现的電容陣列。



圖中示範 8×8 半單位（Cu/2）網格，讓 B0 與 termination 也可分成兩個對稱元件。B4/B3/B2/B1/B0/T 分別占 32/16/8/4/2/2 個 half-unit；每一群的幾何質心都在中央。**Cu/2=4.1875 fF 必須可合法製作且匹配品質足夠才採用**，否則改用已驗證的 unit array/分段方案。T 是有電氣功能的終端電容，不是外圍物理 dummy。P/N 兩側沿用同一 unit pattern，並匹配其外圍環境與走線；一阶质心相同不能消除所有高階 gradient。

- physical edge dummies 包圍有效 array，其接法依 PDK / 電容 macro 規範。不要使用 E07 的 active switch 接地方式充當 dummy。
- bottom switches 貼各 bit bottom plate，參考與數位線從 array 外緣進；top plate route 往中心 RA。若 switch bank 太遠，bottom-plate RC 仍會拖慢 conversion。
- reference P/N 對稱佈線並檢查碼型瞬態電流；VCM 不是一般 shield return。Shield 接低阻、安靜且經確認的 return，將 shield 本身帶來的 C 納入 PEX。

- fine Cu 的設計意圖約 0.52 fF，可能受到合法最小 PCell、fringe C、金屬 fill 與匹配限制；不能只按 gain=16 直接縮小並視為可製造。

5.4 Power、reference 與 clock

- regulator 的 pass device、輸出 sense 與大 decap 緊密；若回授重新設計，可用 Kelvin sense 取在關鍵負載端，且把 sense 路徑 RC 納入 loop stability。
- 30 pF decap 以多個合法 bank 放置，OTA/NC 旁保留 local decap；不要把所有 decap 遠置於數位輸出旁。供電 / 地過孔依 transient current、EM 與 rail drop 配置，不給無 PDK 依據的固定 via 數。
- analog/digital 可用不同 power straps 與回流分支，但保持原理圖網名與合流策略一致；reference ground 不應承受大型 clock/output switching return。
- clock trunk 走外圍，local branch 進 switch/comparator；P/N switch control 的 skew、slew 與負載對稱。不得用多餘 clock meander 穿過 VG 附近來達成等長。
- 0.9 V SAR output 驅動 0.78 V analog switch/control 時，檢查 VIH/VIL、gate voltage、power sequence 和 back-power；需不需要 level shift 由 cell 規格決定，不能一概省略或一概插入。

6. Routing 優先次序與 PEX 觀察量

優先	Net / 區段	Routing 原則	PEX / 模擬觀察量
R0	VDD_ANA、VDD_DIG、VSS、REFP/N	先規劃供電通道與回流，不阻塞核心 pin access	DC/transient IR、EM、reference droop、supply coupling
R1	core `net_vgp/net_vgn`、CF loop	最短且對稱，少轉層；避免 clock coupling	Rpath、Cground、Ccoupling、P/N mismatch、NC on/off admittance
R2	NC internal input/output	緊湊，P/N 對稱，與 clock 分隔	新 poles、瞬態 ringing、real/imag(Y)、operating point
R3	RA output → fine sampling	switch 靠負載；完整計入 downstream capacitance	Ron(Vin)、Cload、settling、slew、charge injection
R4	comparator inputs	短支線，相同 landing/vias	kickback、offset、metastability、input load
R5	bootstrap gate/fly nodes	局部封裝、避免跨 macro 拉長	每顆 MOS 的 VGS/VGD/VDS/VBS 與 overshoot

優先	Net / 區段	Routing 原則	PEX / 模擬觀察量
R6	VCM/reference/bias	安靜路徑、與 clock 分開；shield return 經確認	CM drift、coupling、reference settling
R7	clocks / bit controls / output	clock corridor 與 local buffers；再佈一般數位訊號	skew、slew、setup/hold、full conversion sequence

這是 routing 資源優先順序；不是要求直到 R7 才思考 clock。Clock corridor 應在 floorplan 階段就預留。

7. 不應沿用原檔的數值結論

以下都是以 S1 的參數重算的公式交叉檢查，**不是模擬結果，也不是 foundry 規則**。公式與推導來源對照見第 10.2 節。

1. 若假設 CS=268 fF、CF=16.75 fF、CP=130 fF，且另有經驗證的 −295 fF 同側等效補償：
    - Csum=414.75 fF；beta_bare=16.75/414.75≈0.0404。
    - 淨分母=119.75 fF；beta_NC≈0.1399，而不是 header 的 0.24。
    - 用單 dominant-pole 近似 `BWcl≈beta·fu` ，fu=4.9 GHz 時只有約 0.685 GHz；若要 1.2 GHz，fu 起碼約 8.58 GHz。實際 NC 引入其他 dynamics，仍須 loop/settling 模擬。
    - 現有 NC 未驗證負電容，因此上述只用來檢查註解內部一致性，不能當現況有效 beta。
2. `1/(2π·1.2 GHz·147.5 fF)≈899 Ω` ，不是註解的 0.9 Ω；Ron 目標應從完整 RC 與誤差預算推導。
3. `22 Ω·1 fF=22 fs=0.022 ps` ，不是 22 ps；而 fine load 不會只有所宣稱的單一 Cu，還有整個 array、switch、comparator、routing。
4. 單極點在 1.2 GHz、700 ps 後殘差約 `exp(−2π·1.2e9·700e−12)=0.00510` ，約步階的 0.51%。若用 full-scale step、10-bit 的半 LSB 作示例，需 `tau≤700ps/ln(2048)≈91.8ps` ，即 BW≥1.73 GHz。實際 pipelined RA 應按 residue swing、interstage gain 與 error allocation 換算，不能直接把此示例當 block spec。
5. 3 tau 只到約 95.0% settling。即使是 6-bit full-scale half-LSB，也需要約 ln(128)=4.85 tau；10-bit 是 7.62 tau。
6. `K_NC` 是宣告參數，但 NC instance 使用寫死的 147.5 fF，沒有引用 K_NC。修改 K_NC 本身不會改變電路補償。

建議以完整 ADC input-referred error 建立 noise、offset、ratio、settling、jitter、reference 五類以上的預算；每一項先定義 conversion gain 和觀察相位，避免把粗段、殘差與細段 LSB 混用。

對 routing 可用下列式子回推限制，而非預先發明固定線寬 / 間距：

- 採樣耦合估算：`ΔV≈Ccouple·ΔVclock/Cnode`，故 `Ccouple_max≈Verror_alloc·Cnode/ΔVclock`。有 active feedback/NC 時需要完整 transfer function，不能只塞入一個負電容分母。
- feedback ratio：小誤差下 `ΔG/G≈ΔCS/CS−ΔCF/CF`，因此 CS、CF 路由與 fringe C 都需入帳。
- 供電 droop：`Rpath_max≤ΔVallow/Ipeak`；decap transient 可先用 `ΔV≈ΔQ/C` 再做含 package / ESR / ESL 的模型。
- settling：`Ron_total·Cload_eff≤Tavailable/ln(1/epsilon)` 只是單極點起始界限，須另外檢查 slew、非線性 Ron 和多極點尾巴。

8. LVS / DRC / PEX 的落地流程

Gate A：電路與 PDK 對齊

先解除 E01–E18；建立 model-to-PCell-to-LVS-device 對照，确认合法 L、NFIN/NF/M、well/body、Vt flavor、device voltage limit、電容與電阻選項。6nm 節點標籤不能當成 6 nm gate length，亦不能把 GAA 增加 30% CP 當作 foundry 的已校準資料。

公開資料只能核對製程大方向。例如 TSMC 公開技術總覽分列 N7 FinFET 與 N2 nanosheet；這不等於本檔的 GAA/SL-Fin 混用與參數已獲授權或驗證。實際映射仍以你使用的 PDK 為準。TSMC 官方技術頁（S2）

本次另以 UC Berkeley BSIM-CMG 官方說明（S4）補充模型背景：BSIM-CMG 是 common multi-gate FET 的 compact model。這個分類不證明本檔自訂模型名稱對應到任何可用 foundry device，也不提供本設計所需的 PCell、body 接法或 DRC 限制。

Gate B：建立三種模型用途，避免重算寄生

元件 / 數值	source / LVS 用途	PEX 模擬處理
實體 CS/CF/CN、decap、設計用 R	選合法 PCell，保留在 schematic 與 LVS 中	按 extraction deck 的 recognition 規則保留一次，避免把設計值和抽取值重疊

元件 / 數值	source / LVS 用途	PEX 模擬處理
`CC_cp_p/n=130 fF`	原檔標示的估計 parasitic；不能默認拿去做額外實體 cap	若代表的 routing/device parasitic 已被 compact model/PEX 包含，移除相應估計項；若有未模型化部分，只保留有依據的 residual
`RR_rp_p/n=0.5 Ω` 、`RR_d9/d0_wire=0.01 Ω`	原檔的 wire approximation，不應無條件當精密 resistor 製作	以實際 wire R 取代；在明確版控的 LVS source / simulation view 作不同用途處理
`CC_la_p/n=42 fF`	註解混合 CF、route 和 GAA 額外負載；CF 已另外存在	先分清 intentional load 與估計寄生；不可直接整顆刪除或全部保留
physical dummies / metal fill	用 PDK 認可 device recognition / dummy 規則	coupling 和 density effect 入帳；不能關掉檢查來掩蓋錯誤

建立明確命名的 `schematic_functional` 、 `lvs_source` 、 `postlayout_extracted` views，各自有變更記錄与寄生範圍表。不是讓 layout 與 schematic 不一致，而是把 testbench approximation 與實體器件分開。

Gate C：小 cell 先驗證

按 unit capacitor / switch、bootstrap、OTA、NC、comparator、DFF / SAR、regulator 的相依順序，先做局部 DRC/LVS/ERC 與小規模 PEX。Bootstrap 与 source-tied body 要做 voltage-aware reliability；數位跨電壓域要檢查 power sequence。Device instance 名需在同一 scope 唯一，不需要所有階層全域唯一；名字重複也不是幾何 DRC 規則。

Gate D：整合 placement / routing

固定 macro 邊界前驗證：PCell 合法、P/N pin access 對稱、quiet routing corridor 可走、power/clock 不互相阻塞、reference return 有定義、well/tap/guard structure 可拼接。先完成關鍵 analog nets 的 trial route 與 partial PEX，再決定陣列尺寸和 channel 寬度。

DRC 檢查依目標 deck：grid、fin/gate orientation、contact/via enclosure、end-of-line、cut spacing、multi-patterning / color（如適用）、well/tap / density、antenna、metal fill。沒有 PDK 就不能給可 signoff 的數值。

Gate E：完整抽取與功能驗收

- hierarchical LVS 必須對照修復後 source：pin order、device class、L/NFIN/NF/M、body nets、cap plate connectivity、resistor recognition 一項一項比對。
- metal fill 完成後重新 DRC/LVS/PEX；抽取 R、ground C、coupling C，保留 VG / NC 等敏感 internal nodes，確認 reduction 沒有吞掉重要耦合。

- 做 PVT、extraction RC corners、MC mismatch（模型有支援時）；供電 / 溫度範圍依設計規格，原註解 0–80°C 不等於 PDK qualification。
- 功能包括：sampling aperture、兩個 SAR 的逐位轉換、NC reset/enable、700 ps residue settling、fine acquisition、pipeline sample alignment、OV/DEC、code sweep 與 coherent-sampling FFT。
- active NC 應測各相位工作點、啟停 transient、differential/common-mode stability；不能只對不合適的 frozen state 做一次 AC 然後宣告 switched circuit stable。
- signoff 成果應有：DRC summary、LVS comparison、ERC/reliability、PEX deck version / corners、post-layout 波形 / 指標。**PEX 是抽取步驟；真正需通過的是抽取後性能與可靠度驗收。**

9. 下一輪需要的資料

1. Foundry / PDK 版本與實際 device 架構；可用 MOS、capacitor/resistor PCell 及 body 規則。
2. Metal stack / routing preferred direction、RC corners、DRC/LVS/PEX deck 與使用工具。
3. 電路正確版本或原始 schematic，尤其 CDAC bottom-plate、NC 原理、CM control、phase / reset、6-bit fine stage。
4. 模擬 testbench、供電 / temperature / input common-mode 與 swing、RA 負載、誤差與時序預算。
5. 允許面積 / 長寬比、pad/pin 邊界、reference/VCM 外部來源、package 與電源入口。

本輪已完成靜態拆分、兩個 arity 錯誤檢查、具體連線審查與配置規劃；未執行 foundry DRC/LVS/PEX 或 transistor simulation，也未把設計意圖包裝成模擬達標結果。

10. 資料來源、引用範圍與推導依據

10.1 實際使用 / 查閱的來源

初版的外部背景來源為 S2；主要電路結論来自 S1 的直接檢查與基本電路推導。本次來源補註另外查閱 S3、S4，不將它們表述為初版已讀過的資料。外部資料查閱日期：2026-09-21。

編號	來源	對應用途	適用限制
S1	使用者提供的 `AnalogAgent_NC_ResAmp_6nm_GAA_fixed_v6.netlist` ，1048 行；包內副本為 `original_v6.netlist`	第 2–4 節分群、E01–E18 的 instance / net / pin 證據；第 7 節計算用參數	netlist 是本設計的主要原始資料；檔頭的文字敘述、文獻引述和「已驗證」字樣本身不構成模擬證據
S2	Taiwan Semiconductor Manufacturing Company，官方製程技術頁：7nm Technology / Logic Technology 列表	第 8 節 Gate A：僅核對公开列表中的 N7 FinFET 與 N2 nanosheet 製程背景	本次取得的頁面內容為技術列表；未取得 6nm PDK、合法 L / NFIN、金屬電阻或設計規則；不支撐 6nm/GAA/SL-Fin 混用
S3	Holger Vogt、Giles Atkinson、Dietmar Warning、Paolo Nenzi，Ngspice User's Manual，Version 47，2026-08-11；另見官方文件入口	§2.4.4（p.54）：行內註解及相容模式例外；§2.6.1–2.6.3（pp.56–57）：subcircuit ports、local nodes 與呼叫；§2.7（p.58）：global nodes。支援 E01–E03、E17 的語法背景	屬 ngspice 的文件，不能取代 Cadence auCdl、Spectre、HSPICE 或 LVS importer 的實際方言規格；本輪沒有用 ngspice 模擬
S4	UC Berkeley BSIM Group，BSIM-CMG Model 官方說明	第 8 節 Gate A / E16：補充 common multi-gate compact model 的基本定位	不是 foundry model card，也不證明本檔的 `NMOS_6nm_HP` 、 `PMOS_6nm_HP` 、 `PMOS_SLFin` 可互換或可製造

S1 檔案識別（SHA-256）：

```
8f44975576c3cecabaa83d4426788d9fa7dbcf10ae314eb1e5485e2533ac9c53
```

10.2 報告主張與證據對照

報告主張 / 建議	直接依據與推導方式	證據層級
18 個 subcircuit、兩個呼叫接腳數不符	S1 的 `.SUBCKT` / `X` 列表； `audit_and_split.py` 與 `static_audit.json` 可重查；一般階層語意參考 S3	靜態可重現檢查，非 EDA elaboration 或 LVS
跨階層 net 未接、VBIAS 未使用、DFF / reset 等連線問題	S1 第 3 節所列原始行號與端點對照	直接連線分析；行為影響仍須用修正前後模擬量化
同側 inverter＋回接 capacitor 不可直接標為負電容	S1 L555–590；設小訊號 `vout=A·vin` ，電容輸入電流 `i=C·d(vin−vout)/dt` 。固定 A 的近似下 `Ceff=C(1−A)` ，A=−1 得 +2C	本次基本電路推導；不引用未讀過的論文。實際 A(s)、switch/reset 與 bias loading 要加入完整 admittance 分析
beta、899 Ω、22 fs、settling 的數值修正	S1 的 CS/CF/CP/CN/Ron/time 數值；電容比、 `Xc=1/(2πfC)` 、 `tau=RC` 、一階誤差 `e^(−t/tau)` 直接重算	理想模型交叉檢查，不是 transistor / PEX 模擬
feedback ratio、coupling、IR/decap 估算	`G=CS/CF` 的一階微分、 `Q=C·V` 、 `V=IR` 與一階 RC 模型	本次推導的預算起點；忽略項與適用限制已在第 7 節說明
9 個 placement groups、VG 緊湊配置、P/N 匹配、外圍 clock corridor	S1 的 connectivity、敏感節點與匹配需求所形成的工程提案	不是特定論文配置複製品，也不是 PDK 的強制規則；需 trial routing / PEX 比較

報告主張 / 建議	直接依據與推導方式	證據層級
ABBA / half-unit CDAC 圖	本次自行繪製； `draw_figures.py` 對每群的 half-unit 數和一階幾何質心做檢查	幾何概念驗證；不是電氣匹配、Monte Carlo 或 foundry DRC 驗證
DRC/LVS/ERC/PEX 的交接建議	為本電路整理的驗證流程與待交付項目	未讀取你的 foundry decks 或 EDA runset；不能把流程清單當作通過證明

10.3 原檔列出的文獻：僅轉錄，未作為已核實證據

下表的題名、作者與出版資訊来自 S1 註解，**本次未核對原文、DOI、圖號或書籍頁碼**。保留是為了追溯 netlist 的自述來源；不表示已確認書目正確，更不表示這些文獻支持本檔的接線與參數。

原檔標記	S1 註解中的書目資訊	本報告如何處理
Ref-1	Bao et al., “AnalogAgent: Self-Improving Analog Circuit Design Automation with LLM Agents”, arXiv:2603.23910, Mar. 2026	未核實；未用於支持 pass rate、自動化效果或本電路正確性
Ref-2	Kwon et al., “A 10-Bit 500-MS/s Pipelined SAR ADC With Feedback Factor Compensation in 6-nm FinFET”, IEEE TCSII, Vol.72, No.5, May 2025	未核實；未用其所稱 Fig.5/6/9b 作為 layout 或 NC 拓撲的已確認依據
Ref-3	Zhang et al., “Hybrid Integration of GAA Stacked Si NSFET and Si/SiGe Super-Lattice FinFET to Optimize 6T-SRAM for N3 Node”, IEEE TED, Vol.71, No.3, Mar. 2024	未核實；沒有把註解的 +29.4% Ion、DIBL 或 +30% CP 視為本製程可直接使用的校準值
DFF 修正註解	Weste & Harris, 4th ed., Fig.11.23	原檔書目不完整；未核對圖號與 DFF 接法；本報告根據現有端點判斷回授問題
其他 SEM 註解	“Goyal”、ITRS/IEEE guidelines 等，未提供完整題名 / 條文	不作為 source-tied bulk、dummy 結構或可靠度限制的權威依據

因此，本報告並未聲稱已取得並閱讀上述三篇論文，也沒有使用搜尋失敗或未取得內容的頁面來支持技術結論。要把第 5–8 節升級為特定 6nm 的實作規範，仍需補上目標 PDK、foundry device manual、DRC/LVS/PEX decks，以及實際電路文獻或經驗證 schematic。

附錄：原檔階層與靜態檢查

共 18 個 subcircuit；拆分重組逐字相同。接腳數錯誤 2 個。

子電路	起始行	pins	M	R	C	X	未使用 port
INV_6N	336	4	2	0	0	0	
INV_6N_X4	342	4	4	0	0	0	
NAND2_6N	349	5	4	0	0	0	
AND2_6N	356	5	0	0	0	2	
TG_6N	361	6	2	0	0	0	
DFF_6N	367	6	0	0	0	10	
Bootstrap_SW_6N	401	5	6	2	2	1	
CDAC_SW_6N	433	10	18	0	0	7	
CDAC_5b_6N	481	14	0	2	4	7	
DYN_NC_6N	555	5	8	4	4	1	
BIAS_GEN_6N	615	3	2	1	1	0	
INV_OTA_6N	659	8	4	2	5	0	VBIAS
CF_CELL_6N	720	5	0	0	2	0	VSS
NC_RA_CORE_6N	758	14	2	0	0	6	VDD_DIG
COMP_DYN_6N	817	7	9	0	0	0	
SAR_ASYNC_6N	855	11	0	0	0	16	COMP_N
FVF_REG_6N	914	13	10	0	2	0	SEL9, SEL8, SEL7, SEL6, SEL5, SEL4, SEL3, SEL2, SEL1, SEL0
NC_RA_TOP_10b_500MS	965	21	0	2	0	21	

M/R/C/X 為定義中的直接 instance 行數，不是展平後元件數，也沒有乘入 M、NFIN。

確定的 arity 錯誤

- L1005: NC_RA_TOP_10b_500MS/XI_fcdac → CDAC_5b_6N，定義 14 pins，呼叫 15 pins。

- L1010: NC_RA_TOP_10b_500MS/XI_fsar → SAR_ASYNC_6N，定義 11 pins，呼叫 12 pins。

完整 pin order

- INV_6N：VDD VIN VOUT VSS
- INV_6N_X4：VDD VIN VOUT VSS
- NAND2_6N：A B VDD VOUT VSS
- AND2_6N：A B VDD VOUT VSS
- TG_6N：CLK CLK_B VDD VIN VOUT VSS
- DFF_6N：CK D VDD Q QB VSS
- Bootstrap_SW_6N：CK VDD VIN VOUT VSS
- CDAC_SW_6N：D REFN REFP SAMPLE VDD VINP VINN VOUTP VOUTN VSS
- CDAC_5b_6N：B4 B3 B2 B1 B0 REFN REFP SAMPLE VDD VINP VINN VOUTP VOUTN VSS
- DYN_NC_6N：VDD PHI_NC VG_P VG_N VSS
- BIAS_GEN_6N：VDD_ANA VBIAS VSS
- INV_OTA_6N：VDD_ANA VIP VIN VOUTP VOUTN VCM VBIAS VSS
- CF_CELL_6N：VOUTP VOUTN VGP VGN VSS
- NC_RA_CORE_6N：VDD_ANA VDD_DIG PHI_CS PHI_NC PHI_FS VINP VINN REFP REFN VCM VBIAS VOUTP VOUTN VSS
- COMP_DYN_6N：CK VDD VINP VINN VOUTP VOUTN VSS
- SAR_ASYNC_6N：CK_ASYNC COMP_P COMP_N VDD B4 B3 B2 B1 B0 EOC VSS
- FVF_REG_6N：VDD_09 VOUT_ANA VSS SEL9 SEL8 SEL7 SEL6 SEL5 SEL4 SEL3 SEL2 SEL1 SEL0
- NC_RA_TOP_10b_500MS：VDD_DIG VSS VINP VINN REFP REFN VCM PHI_CS PHI_NC PHI_FS D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 OV